[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian

4. Prinsip Kerja

5. Video Percobaan

6. Analisis

7. Download

1. Jurnal[Kembali]

Percobaan 1 :

2. Alat dan bahan[Kembali]

1. Alat

• a.. Jumper
  
  Gambar 1. Jumper
  
  
  b.Panel DL 2203D 

  c.Panel DL 2203C 

  d.Panel DL 2203S

  

  Gambar 2. Modul De Lorenzo

  
  

  
  

  2. Bahan

  
  

  a. IC J-K Flip Flop.

  

  
  

  
  

  

  
  

  
  

  
  

  Tabel Kebenaran J-K Flip Flop

  
  

  

  
  
  

  
  

  Kelebihan JK Flip-flop adalah tidak adanya kondisi terlarang atau yang berarti di beri berapapun inputan asalkan terdapat clock maka akan terjadi perubahan pada keluarannya / outputnya. berikut adalah symbol dan tabel kebenaran dari JK Flip-Flop.

  
  

  
  

  
  

  
  

  b. Power DC

  
  

  

  Gambar 6. Power DC

  
  

  c. Switch (SW-SPDT)

  
  

  

  Gambar 7. Switch

  
  

  
  

  d. Logicprobe atau LED

  

  Gambar 8. Logic Probe

3. Rangkaian Simulasi[Kembali]

4. Prinsip Kerja[Kembali]

    Pada percobaan 1 ini dirangkai suatu rangkaian Shift Register (register geser) keluaran output 4 bit dengan perwakilan output logicprobe. Pada rangkaian shift register keluaran 4 bit ini berarti menggunakan 4 buah IC J-K flip flop sebagai perwakilan 1 bit keluaran untuk 1 buah J-K flipflop.   

    Pada rangkaian ini memiiki 4 input masukan dari J-K flip flop dan 4 input keluaran dari J-K flip flop dimana akan terjadi proses operasi SISO, SIPO, PISO, dan PIPO pada rangkaian sesuai pengaturan switch dan kondisi.Maka padaprosesnya akan terjadi sistem kerja serial dan paralel yang dimana pada rangkaian akan terjadi perwakilan dari penggeseran pada sistem serial maupun serempak pada sistem paralel baik itu masukan maupun keluaran suatu biner yang dimana pergeseran maupun serempak pada sistem serial dan paralel ini akan mewakili MSB dan LSB dari 4 bit binner masukan dan keluaran. Terjadinyam proses input dan output logika pada rangkaian ini juga berarti bahwa proses terjadinya register geser ini dapat menyimpan memori sementara pada masukan menuju keluaran bit ke-4 dari dearah lingkup keluaran 4 bit.

5. Video Praktikum[Kembali]

6. Analisa[Kembali]

1. Analisa Output yag dihasilkan tiap-tiap kondisi
Jawab :

• Pada Kondisi 1, output yang dihasilkan berupa SISO, karena dibutuhkan 4 Clock untuk input dan 4 Clock untuk mengeluarkan.
• Pada Kondisi 2, output yang dihasilkan berupa SIPO, karena dibutuhkan 1 Clock untuk input dan 4 Clock untuk mengeluarkan.
• Pada Kondisi 3, output yang dihasilkan berupa PISO, karena dibutuhkan 1 Clock untuk input dan 4 Clock untuk mengeluarkan.
• Pada Kondisi 4, output yang dihasilkan berupa PIPO, karena dibutuhkan 1 Clock untuk input dan 1 Clock untuk mengeluarkan.

2. Jika gerbang AND pada rangkaian output diputus, sumber clock dihubungkan langsung ke flipflop, bandingkan output yang didapatkan 

Jawab :

Output yang didapatkan pada setiap kondisi saat gerbang AND dihapuskan adalah setiap kondisi menjadi SISO (serial in, serial out) dikarenakan clock yang berinput clock.

 

7. Download[Kembali]

HTML DISINI

Video DISINI

Download datasheet switch DISINI

Download datasheet LED DISINI