Percobaan 1 :
2. Alat dan bahan[Kembali]
1. Alat
- a.. Jumper
Gambar 1. Jumperb.Panel DL 2203Dc.Panel DL 2203Cd.Panel DL 2203S
Gambar 2. Modul De Lorenzo2. Bahana. IC 7408 (JK filp flop)
Gambar 3. IC 74LS112b. IC 7404
Gambar 4. IC 7404c. IC 7432
Gambar 5. IC 7432d. Power DC
Gambar 6. Power DCe. Switch (SW-SPDT)
Gambar 7. Switchf. Logicprobe atau LED
Gambar 8. Logic Probe
3. Rangkaian Simulasi[Kembali]
- Rangkaian
- Saat diaktifkan
4. Prinsip Kerja[Kembali]
Hubungan input B0 = R, B1 = S ,B2 = J, B3 = Clock JK, B4 = K , B5 = D, B6 = Clock D
- Pada saat S dan R berlogika 1 dan 0, maka output yang akan dihasilkan adalah Q dan Q' 0 dan 1. Dan ini dimanakan kondisi RISET
- Pada saat S dan R berlogika 0 dan 1, maka output yang akan dihasilkan adalah Q dan Q' 1 dan 0. Dan ini dimanakan kondisi SET
- Pada saat S dan R berlogika 0 dan 0, maka output yang akan dihasilkan adalah Q dan Q' 1 dan 1. Dan ini dimanakan kondisi LARANGAN
- Pada saat S, R, J, B3, K, D dan CLK D berlogika 1, 1, 0, clock, 0, 0, 0, maka output yang akan dihasilkan pada J-K Flipflop adalah 1 dan 0 karena jika input J-K berlogika (0,0) maka flip-flop berada dalam kondisi hold dimana disini output berlogika (0,1). Sedangkan Output Q dan Q' D Flip-Flop berlogika 0 dan 1 karena input D berlogika 0.
- Pada saat S, R, J, CLK J-K , K, D dan CLK D berlogika 1, 1, 0, CLK, 1, 1, 1, maka output yang akan dihasilkan pada J-K Flip-Flop beriogika 1 dan 0 karena jika input J-K berlogika (1,0) maka flip-flop berada dalam kondisi set dimana output akan berlogika (1,0). Sedangkan Output Q dan Q' D Flip- Flop berlogika 0 dan 1.
- Pada saat S, R, J, CLK J-K , K, D dan CLK D berlogika 1, 1, 1, 1, 1, 1, dan clock D tidak dihubungkan, maka output yang akan dihasilkan pada J-K Flip-Flop beriogika 0 dan 1 karena jika input J-K berlogika (1,1) maka flip-flop berada dalam mode toggle dimana output akan berbalik sehingga berlogika (0,1).
- Bagaimana jika B0 dan B1 sama sama diberi logika 0, apa yang terjadi pada rangkaian?
Jawab :
Pada saat percobaan yang telah dilakukan pada praktikum apabila B0 = 0 dan B1 = 0, maka output yang akan dihasilkan akan bernilai sama dengan percobaan sebelumnya atau biasa disebut kondisi tetap. Gimana hasil ini sesuai dengan tabel kebenaran
- Bagaimana jika B2 diputuskan atau tidak dihubungkan pada rangkaian, apa yang terjadi pada rangkaian?
Jawab :
Pada percobaan yang telah dilakukan pada praktikum B3 adalah clock. Jadi ketika clock diputuskan atau tidak dihubungkan pada rangkaian maka J atau K tidak akan berfungsi pada rangkaian, karena clock sangat berpengaruh terhadap J atau K walaupun R dan S nya tidak aktif itu tidak berpengaruh terhadap J dan K Nya maka kesimpulannya jika clock diputus atau tidak dihubungkan maka J atau K tidak akan berfungsi.
- Jelaskan apa yang di maksud dengan kondisi toggle, kondisi not change, dan kondisi terlarang pada Flipflop?
Jawab :
- Kondisi Toogle
Kondisi yang terjadi ketika input dari J dan k sama-sama satu dapat dilihat pada percobaan kemarin ketika j&k nya 1 maka outputnya akan dihasilkan berubah-rubah dimana berubah di sinilah yang dimaksud dengan togel
- Kondisi not Change
Kondisi yang terjadi ketika input yang diberikan sama-sama berlogika nol di mana dapat kita lihat pada praktikum yang sudah dilakukan maka output yang dihasilkan sama dengan percobaan sebelumnya di mana disebut dengan kondisi tetap
- Kondisi Terlarang
Kondisi yang terjadi pada saat berlogika 1 dimana output yang dihasilkan adalah Q = 1 Q' = 1 dimana ini sebisa mungkin untuk dihindari karena tidak mungkin Q dan Q' itu bernilai sama Dan inilah yang dimaksud dengan kondisi Terlarang
Tidak ada komentar:
Posting Komentar